This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

MAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP363278273A

PAT-NO: JP363278273A

DOCUMENT-IDENTIFIER: JP 63278273 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: November 15, 1988

INVENTOR - INFORMATION:

NAME

HAZAMA, HIROAKI

ASSIGNEE-INFORMATION:

NAME COUNTRY AGENCY OF IND SCIENCE & TECHNOL N/A

APPL-NO: JP62098730

APPL-DATE: April 23, 1987

INT-CL (IPC): H01L029/78; H01L027/12

US-CL-CURRENT: 257/354

ABSTRACT:

PURPOSE: To suppress a substrate potential without expanding a device area and

to efficiently collect an excess carrier generated inside a semiconductor film

by forming a semiconductor region which functions as a substrate electrode

which comes into contact with both a source region and a channel region.

CONSTITUTION: A silicon oxide film is deposited on a silicon substrate 11; a

polycrystalline silicon film doped with a p-type impurity is deposited on it.

In succession, this film is transformed to be single-crystalline; a P-type

single- crystal silicon film 13 is formed. Then, a device formation region is

patterned like an island; a gate insulating film 14 is formed by a thermal

oxidation method; a gate electrode 15 is formed and patterned.

Then, ions of

boron are implanted into only the lower part of a source region; a substrate

electrode 16 as a p<SP>+</SP> impurity layer of high concentration is formed.

Then, ions are implanted in order to form a source region 17 and a drain region

18. Then, a CVD oxide film 21 is deposited on the whole surface; a contact

03/07/2001, EAST Version: 1.01.0021

hole which reaches the source region, the drain region and the gate region is formed; a wiring operation is executed by using metal wiring parts 22.

COPYRIGHT: (C) 1988, JPO&Japio

⑲日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭63-278273

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和63年(1988)11月15日

H 01 L 29/78

3 1 1

X-8422-5F 7514-5F

審査請求 有 発明の数 1 (全4頁)

図発明の名称 半導体装置

②特 願 昭62-98730

塑出 願 昭62(1987)4月23日

砂発 明 者 間

博 壓

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 工 集 技 術 院 長

東京都千代田区霞が関1丁目3番1号

明和 一般

1. 発明の名称

半 導 体 装 置

2. 特許請求の範囲

(1) 絶縁膜上に形成された第1導電型半導体膜に第2導電型のソース・ドレイン領域を形成すると共に、これらの間のチャネル領域上にゲート電板を形成してなる半導体装置において、前記ソース・破板及びチャネル領域の双方に接するように高級との第1導電型半導体領域を設けたことを特徴といる半導体装置。

(42) 前記商設度の第1導電型半導体領域は、前記 ソース領域の下部或いは周囲に設けられたもので あることを特徴とする特許請求の範囲第1項記載 の半導体装置。

(3) 前記高濃度の第1導無型半導体領域は、前記第1導無型半導体膜の基板概極として用いられることを特徴とする特許請求の範囲第1項記載の半導体装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、半導体装置に係わり、特に絶段膜上に形成された半導体膜に電界効果型トランジスタを設けた半導体装置に関する。

(従来の技術)

ところで、 絶縁膜上に作成された MOSトランジスタにおいては、 基板に相当する半導体膜はフローティングの状態となる。 半導体膜がフローテ

1 -

- 2 -

ィングの状態となることは、ゲートとの容は結合によって半導体基板の銀位が変動すること、また素子の微細化に伴いドレイン近傍で生じる余剰キャリアを効率良く収集できないこと等、素子の特性を安定させる上で好ましくない。

そこで、第3図に示す如く基板電極を追加することにより、半導体膜に所定の基板パイアスを与えることが考えられるが、この場合、基板電極の追加により業子面積が大きくなり、半導体装置の微細化及び高集役化に不利である。なお、第3図(a)は甲面図であり、第3図(b)は同図(a)の矢視B-B断面図である。また、図中31はSi8:基板、32は下地絶緑膜としてのSi02膜、33はS01としてのSiB・酸化膜、35はゲート電極、36は基板電極、37、機、38はソース・ドレイン領域、41はSi02膜、4(2 はAℓ配線を示している。

(発明が解決しようとする問題点)

~ このように従来、絶縁膜上の半導体膜に形成 したMOSトランジスタにおいては、半導体膜を

- 3 -

脚記ソース領域及びチャネル領域の双方に接する は、うに高級度の第1時電型半時体領域を設けるようにしたものである。

(作用)

(実施例)

以下、本発明の詳細を図示の実施例によって説明する。

第1図は本発明の一変施例に係わる半導体装置の製造工程を示す断面図である。まず、第1図

フローティングの状態で用いることは望ましくなく、またこれを避けるために基板電極を設けると素子面積が大きくなると云う問題があった。

本発明は上記事情を考慮してなされたもので、その目的とするところは、素子面積を大きくすることなく、半導体膜に所定の基板電位を与えることができ、半導体膜に形成する半導体素子の特性向上及び微細化をはかり得る半導体装置を提供することにある。

[発明の構成]

(問題点を解決するための手段)

本発明の件子は、半導体膜中に発生した余剰キャリアを効率良く収集するための基板電極としての半導体領域を設けることにあり、さらにこの半導体領域をソースの下部や周囲等に設けることにより、素子面積の増大を抑えることにある。

- 4 -

(a) に示す如く、シリコン基板11上にスペック或いはCVD法によりシリコン酸化膜(絶縁膜)2を1μmの厚さに堆積し、その上にp型不純性積する。続いて、ピームアニール法或いはヒータによるアニール法を用いて、多結晶シリコン膜を単結晶化し、p型単結晶シリコン膜(第13から 取型半導体膜)13を形成した。ここで、シリコン酸化膜12及び単結晶シリコン基板が形成される。

次いで、第1図(b)に示す如く、素子形成領域を通常の写真触刻法を用いて高状にパターニングする。次いで、第1図(c)に示す如く、酸素雰囲気中での熱酸化によりゲート酸化膜14を400人の厚さに形成して、通常のNチャネルMOSトランジスタの形成方法に従い、ポリシリコン等からなるゲート電極15を形成してパターニングした。

次いで、第1図(d)に示す如く、ソース領域 の下部のみにホウ素(B+)のイオン注入を行い、

- 6 -

- 5 -

高濃度の p + 不純物 層である基板電極 (第1 尊電型半導体領域) 16を形成する。このとき、通常のソース・ドレイン形成よりも加速電圧を大きくして、イオン注入のピーク濃度がシリコン膜 13 とシリコン酸化膜 12 との界面付近に位置するよ

次 い で 、 第 1 図 (f) に 示 す 如 く 、 全 面 に C V D 酸 化 膜 2 1 を 堆 積 し 、 ソース , ド レ イ ン 及

- 7 -

斯面は第1図(f)と同じである。つまり、上記半導体領域はソース領域とチャネル領域と第3章の選挙を対しては、MOSトランジスタにも適用である。さらに、Nチャネルトランジスタにも適用でほかが、Pチャネルトランジスタにも適用でほのは勿論のことである。その他、本発明の要旨を必使しない範囲で、種々変形して実施することができる。

[発明の効果]

以上群述したように本発明によれば、ソースとはなが、大力に接して基板を抵抗して基板を設けることによることができ、半導体膜中に発生した余利キャリアを対象中に発生したなる。従ってを対象性となる。従って、絶縁度上の半導体膜に形成する半導体装置を実現することが可能となる。

- 9 -

びゲートに達するコンタクトホールを形成し、金属配線22を用いて配線する。このとき、配線材料はn型及びp型半導体とオーミックコンタクトがとれる材料であればよい。

なお、本発明は上述した契施例に限定されるものではない。例えば、前記基板電極となる半導体領域16はソースの下部のみに限定されるものではなく、第2図に示す如くソース領域17の両側に形成してもよい。ここで、第2図の矢根A-A

~ 8 -


4. 図面の簡単な説明

第1図は本発明の一実施例に係わる半導体装置の製造工程を示す断面図、第2図は変形例を説明するための平面図、第3図は従来の問題点を説でするための平面図及び断面図である。

11…単結晶シリコン基板、12シリコン酸化膜(絶縁膜)、13…単結晶シリコン膜(第1導盤型半導体膜)、14…ゲート酸化膜、15…ゲート電極、16…基板電極(高濃度第1導程型半導体領域)、17…ソース領域、18…ドレイン領域、21…CVD酸化膜、22…金属配線。

出願人 工業技術院長 飯塚 幸三

- 10 -



03/07/2001, EAST Version: 1.01.0021

Under the Paperwork Reduction Act of 1995, no persons are required to respond to collection of information unless it displays a valid OMB control number.

Declaration and Power of Attorney For Patent Application

特許出願宣言書及び委任状

Japanese Language Declaration

日本語宣言書

下記の氏名の発明者として、私は以下の通り宣言します。	As a below named inventor, I hereby declare that:
私の住所、私書箱、国籍は、下記の私の氏名の後に記載された 通りです。	My residence, post office address and citizenship are as stated next to my name.
下記の名称の発明に関して請求範囲に記載され、特許出願している発明内容について、私が最初かつ唯一の発明者(下記の氏名が一つの場合)もしくは最初かつ共同発明者であると(下記の名称が複数の場合)信じています。	I believe I am the original, first and sole inventor (if only one name is listed below) or an original, first and joint inventor (if plural names are listed below) of the subject matter which is claimed and for which a patent is sought on the invention entitled
	SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
上記発明の明細書 (下記の欄で×印がついていない場合は、本書に添付)は、	the specification of which is attached hereto unless the following box is checked:
□に提出され、米国出願番号または 特許協定条約 国際出願番号を とし、 (該当する場合) に訂正されました。	was filed on <u>January</u> 28, 2000 as United States Application Number or PCT International Application Number 09/493,063 and was amended on (if applicable).
私は、特許請求範囲を含む上記訂正後の明細書を検討し、内容 を理解していることをここに表明します。	I hereby state that I have reviewed and understand the contents of the above identified specification, including the claims, as amended by any amendment referred to above.
私は、連邦規則法典第37編第1条56項に定義されるとおり、特許資格の有無について重要な情報を開示する義務があることを認めます。	I acknowledge the duty to disclose information which is material to patentability as defined in Title 37, Code of Federal Regulations, Section 1.56.

Burden Hour Statement: This form is estimated to take 0.4 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, Patent and Trademark Office. Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner of Patents and Trademarks. Washington. DC 20231



Approved for use through 9/30/98 OMB 0651-0032

Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE Under the Paperwork Reduction Act of 1995, no persons are required to respond to collection of information unless it displays a valid OMB control number.

Japanese Language Declaration

(日本語宣言書)

私は、米国法典第35編119条 (a) - (d)項又は365条 (b)項に基き下記の、米国以外の国の少なくとも1ヶ国を指定し ている特許協力条約365条(a)項に基づく国際出願、又は外国 での特許出願もしくは発明者証の出願についての外国優先権をこ こに主張するとともに、優先権を主張している、本出願の前に出 願された特許または発明者証の外国出願を以下に、枠内をマーク することで、示しています。

I hereby claim foreign priority under Title 35, United States Code, Section 119 (a)-(d) or 365(b) of any foreign application(s) for patent or inventor's certificate, or 365(a) of any PCT International application which designated at least one country other than the United States, listed below and have also identified below, by checking the box, any foreign application for patent or inventor's certificate, or PCT International application having a

		filing date before that of the application on which priority is claimed.		
Prior Foreign Application(s) 外国での先行出願			Priority Not Claimed 優先権主張なし	
22484/1999	Japan	29/January/1999		
(Number)	(Country)	(Day/Month/Year Filed)		
(番号)	(国名)	(出願年月日)		
	Japan			
(Number)	(Country)	(Day/Month/Year Filed)	_	
(番号)	(国名)	(出願年月日)		
許出願規定に記載された権利を (Application No.)	(Filing Date)	listed below. (Application No.)	(Filing Date)	
(出願番号)	(出願日)	(出願番号)	(出願日)	
許出願に記載された権利、又は365条(c)に基づく権利をこ 各請求範囲の内容が米国法典第 力条約で規定された方法で先行ない限り、その先行米国出願書 または特許協力条約国際提出日 規則法典第37編1条56項で	編120条に基いて下記の米国特 :米国を指定している特許協力条約 :こに主張します。また、本出願の :35編112条第1項又は特許 :する米国特許出願に開示されてい :提出日以降で本出願書の日本国 :までの期間中に入手された、連 :定義された特許資格の有無に関 :があることを認識しています。	Section 120 of any United State PCT International application Bisted below and, insofar as the claims of this application is needed. States or PCT International application of the first paragraph of Title 35. Under the determinant of the first paragraph of the determinant of the parameter and the first paragraph of the determinant of the section 1.56 which became average processing the process of the proces	ler Title 35, United States Code, es application(s), or 365 (c) of any designating the United States, le subject matter of each of the lot disclosed in the prior United blication in the manner provided by United States Code, Section 112, I se information which is material to 37, Code of Federal Regulations, ailable between the filing date of	

date of application:

(Application No.) (Filing Date) (出願番号) (出願日) (Application No.) (Filing Date) (Status: Patented, Pending, Abandoned) (出願番号) (出願日) (現況:特許許可済、係属中、放棄済) 私は、私自身の知識に基づいて本宣言書中で私が行なう表明が

真実であり、かつ私が入手した情報と私の信じるところに基づく 表明が全て真実であると信じていること、さらに故意になされた 虚偽の表明及びそれと同等の行為は米国法典第18編第1001 条に基づき、罰金または拘禁、もしくはその両方により処罰され ること、そしてそのような故意による虚偽の声明を行なえば、出 願した、又は既に許可された特許の有効性が失われることを認識 し、よってここに上記のごとく宣誓を致します。

(Status: Patented, Pending, Abandoned) (現況:特許許可済、係属中、放棄済)

I hereby declare that all statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or

imprisonment, or both, under Section 1001 of Title 18 of the

United States Code and that such willful false statements may jeopardize the validity of the application or any patent issued thereon.



Approved for use through 9/30/98 OMB 0651-0032

Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to collection of information unless it displays a valid OMB control number.

Japanese Language Declaration

(日本語宣言書)

委任状: 私は、下記の発明者として、本出願に関する一切の手続きを米特許商標局に対して遂行する弁理士または代理人として、下記の者を指名いたします。 (弁護士、または代理人の氏名及び登録番号を明記のこと)

Paul N. Kokulis, Reg. 16773; Raymond F. Lippitt, Reg. 17519; G. Lloyd Knight, Reg. 17698; Carl G. Love, Reg. 18781; Edgar H. Martin, 20534; William K. West, Jr., Reg. 22057; Kevin E. Joyce, Reg. 20508; David W. Brinkman, Reg. 20817

George M. Sirilla, Reg. 18221; Donald J. Bird, Reg. 25323; Peter W. Gowdey, Reg. 25872; Dale S. Lazar, Reg. 28872; Glenn J. Perry, Reg. 28458; Kendrew H. Colton, Reg. 30368; Paul E. White, Jr. Reg. 32011; Michelle N. Lester, Reg. 32331;

POWER OF ATTORNEY: As a named inventor, I hereby appoint the following attorney(s) and/or agent(s) to prosecute this application and transact all business in the Patent and Trademark Office connected therewith. (list name and registration number)

G. Paul Edgell, Reg. 24238; Lynn E. Eccleston, 35861; David A. Jakopin, Reg. 32995; Mark G. Paulson, Reg. 30793; Timothy J. Klima, Reg. 34852; Stephen C. Glazier, Reg. 31361; Paul F. McQuade, Reg. 31542; Ruth N. Morduch, Reg. 31044;

Richard H. Zaitlen, Reg. 27248; Roger R. Wise, Reg. 31204; Jay M. Finkelstein, Reg. 21082; Anita M. Kirkpatrick, Reg. 32617; Michael R. Dzwonczyk, Reg. 36787

查 類送付先:	Send Correspondence to: Pillsbury Madison & Sutro LLP, Intellectual Prop Group 1100 New York Avenue, N.W., Ninth Floor, East T Washington D.C. 20005-3918 U.S.A.		
直接電話連絡先: (名前及び電話番号)	Direct Telephone Calls to: (name and telephone number) Pillsbury Madison & Sutro LLP, Intellectual Property Group (202)861-3000		
唯一または第一発明者名		Full name of sole or first inventor Eiji MORIFUJI	
発明者の署名	日付	Inventor's signature Date Sim Morfly May 22, 20	000
住所 日本国 .		Residence Yokohama-Shi, Kanagawa-Ken, Japan	
国籍 日本		Citizenship Japan	
私書箱		Post Office Address 240, Creare-Toshiba-Namiki, 2-7, Namiki 3-Chome, Kanazawa-Ku, Yokohama-Shi, Kanagawa-Ken, Japan	
第二共同発明者	<u> </u>	Full name of second joint inventor, if any	
第二共同発明者の署名	日付	Second inventor's signature Date	
住所 日本国		Residence , Japan	
国籍 日本		Citizenship Japan	
私魯箱		Post Office Address	<u> </u>
(第三以降の共同発明者につい と)	ても同様に記載し、署名をするこ	(Supply similar information and signature for third and subse	quent